This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)6本国特许厅(JP)

灬公開特許公報 (A)

(日)特拉出群公路委马

特開平8-306853

(43)公開日 平成8年(1996) 11月22日


(\$1) Int. C1. * HOIL 73/50	监别記号	庁内室理督号	F 1 HUIL 23/50		在省表示使用
11/60	3:1		-21/60	•	
23/12			23/21	***	
23/21	•		23/12	•	
			专业以本 朱	議求 (京求項の款 17 O)	L (全20度)
10世界委号	特殊平7-110	3 8 0	(71)出票人	000005223	
22)世籍6	平成7年(199	5) 5月9日		富士通株式会社 神奈川県川峡市中原区上小 1号	8中4丁€!\$
			(72)発明書		
				神奈川県川県市中原区上小 地 富士選株式会社内	世中1015 €
			(72) 発明者		
		·		神奈川集川崎市中原区上小 地 富士遊株式会社内	田中1015年
			ľ	弁理士 伊東 忠彦	
				•	最終質に抗く

(S4) 【見明の名称】 半導体装置及びその製造方法及びリードフレームの製造方法

(57) (異約)

【目的】本発明に半退体チップ及びリードを密度制止した機成を有した半退体を固及びその製造方法及び設定半退体を固に用いるリードフレームの製造方法に関し、半退体チップの体質性を維持しつつ外部電極電子の原体化、製品コストの低級及び生産効率の向上を図ることを目的とする。

【核成】第1のピッチで電極パッド6が形成された半導体チップ2と、電極パッド6とワイヤ8を介して電気的に接続されるリード3と、半導体チップ2を対止する対止的相談はその長度する半導体健康において、約20リード3に外裁権環域子となる突起9を上記第1のピッチと異なる第2のピッチで形成すると共に、約22対止関係4が電低パッド6とリード3との間に引き回されたワイヤ8を対止し、かつ前記突起9を対出させるよう配位したものである。



【特許証求の範囲】

【鉄求項1】 第1のピッチにて形成された草径パッド が形成された半導体チップと、

前記電極バッドと配線を介して電気的に接戻されるリー ۴Ł.

前記半端年チップを封止する封止能階とを具備する単導 体装置において、

前記リードに外部住院竣子となる突起を、上記第1のピ ッチと異なる第2のピッチで形成すると共に、

き回された配線を封止し、かつ前記交配を貸出させるよ う記録されることを特徴とする半導体を置。

【延求項2】 第1のピッチにて形成された電質パッド が形成された半導体チップと、

前記章様パッドと配象を介して電気的には訳されるリー

歳記半導体チップを封止する封止根限とを具備する半導 体装置において、

前記リードに外部技統第子となる交配を上記第1のピッ チと異なる第2のピッチで形式すると共に、

可記半導体チップに形成された前記電極バッドの配益面 を基準とし、収記配政策における前記制止機器の係さ が、前紀配数面から前記突起までの高さ寸法以下で、か

つ何記配数面から和記配課までの高さ寸法以上となるよ う構成したことを特徴とする半導体性症。

【雄求項3】 雄求項1または2記載の半導体装置にお ١T.

D記半導体チップと前記リードとモポリイミド原を接着 『として役合したことを特徴とする半端体祭堂。

「装置において、

1足突起を前記リードと一体的に形成したことを特定と 「る牛塩体装置」

「菽米項5」 - 疎水項1乃至4のいずれかに記載の半さ ・基置において、

記記載としてワイヤを用いたことを特殊とする予選体

技术項6) は求項1乃至5のいずれかに記載の半退 笠置において、

記突起にバンブも形成したことを特徴とする中温化学 (0

意求項7] 外部接球罐子となる部位に突起が形成さ てなるリードを形成するリード形成工程と、

足リード或いは半導体チップの少なくとも一方にポリ ミド原を配設し、前記ボリイミド属を介在させて収記 ードと前記半選体チップを所定持圧力で存圧しかつ乐 書面に加熱することにより、 昨記ポリイミド味をはな - リア新アローマンボジェスはエルベンを展立て4度

ードとを記録を引き回し推薦することにより、前記章極 パッドと前記り一ドとを電気的に技統する技技工程と、 前記記典及び前記半導体チップの無定範囲或いは全部を 封止すると共に、 阿辺突昆の少なくとも幕面を貫出する よう封止管理を配設する封止管理配設工法とを具備する ことを特殊とする半導体装置の製造方だ。

1

【請求項8】 請求項7記載の半選件基度の製造方法に おいて.

前記技会工程でポリイミド原により向記リードと前記半 前記録止後腹が前記を極バッドと前記り……ドとの間に引 (0 頃体チップを接着する数、前記ポリイミド駅として角面 に熱可愛性を有する推理剤を配設したものを用いたこと を特定とする半導体装置の製造方法。

> 【請求項9】 ・ 意求項7または8記載の半導体保証の型 造方法において、

> 前記技能工程で、前記を拡バッドと前記リードとモダイ レクトリードボンディング往により名気的に投現したこ とを特徴とする半導体装置の製造方法。

【数求項10】 インナーリード部とアウターリード部 とそ有した複数のリードが形成されたリードフレームに 10 SUT.

何記アウターリード部のリードピッチに対して何記イン ナーリード部のリードピッチモ小さく設定すると共に、 **和記アウターリード部に一体的に交配を形成したことを** 特徴とするリードフレーム。

【被求項11】 は求項10記載のリードフレームにお いて、

前記アウターリード部のリードピッチ (P...) と前記 突尾の形成位置における前記リードの序さ(W)とが略 等しく(P...≒W)、かつ粒記インナーリード部のリ 【放水項4】 「球水項1万至3のいずれかに記載の半率 10 ードピッチ(P...)が底記アウターリード部のリードビ ッチ (P...) の結キ分のピッチ (P...=P.../2) であることを特徴とするリードフレーム。

> 【技术項12】 技术項10または11記載のリードラ レームの製造方法において、

番材に前記交配の形成位置にマスクモ配数した上で、前 20番号に対してハーフエッテングを行う第1のエッテン グエせと、

前記第1のエッチング工程の終了後、前記リード形式位 産にマスクを配放した上で、前記番材に対してエッチン グモ行いリードモ形成する第2のエッチング工程とモ具 催することを特定とするリードフレームの製造が圧。

【雑求項13】 無求項10または11記載のリードフ レームの製造方法において、

重ね合わせることにより劇記突起の所定施さ寸圧となる よう低声が返定された第1の基材と第2の基材を用き

前発馬!の基材に、甲面積した際に前記り一下の形状と 对表生为对血管现象血压和的精节的 (三) 经证券上 () 的方 屋するよう交配パターンを形成する交配パターン形成工 程と、

前記リードパターンが形成された前記第1の基材と、前記突起パターンが形成された前記第2の基材を重ね合わせ、前記突起の形成位置において前記リードパターンと 前記突起パターンが接着されるよう前記第1の基材と前記第2の基材とを接合する接合工程と、

前記第1の基材及び第2の基材の不要部分を除立する除 去工程とを具備することを特徴とするリードフレームの 製造方法。

【資本項14】 「設本項10または11尼亞のリードフレームの製造方法において、

る材に、平面技した森に向記リードの形状となるようリードパターンを形成するリードパターン形成工程と、 和記リードパターン形成工程は、形成されたリードパターンの所定位医に向記交足を形成する交配形成工程とを 具備することを特徴とするリードフレームの製造方法。 【蘇求項15】 「独求項14記載のリードフレームの製造方法において、

前記突起形成工程は、前記リードパターンの所定位置に 10 パンプを単数 吹いは複数性み重ねることにより前記交起 を形成したことを特徴とするリードフレームの製造方 法。

【雑求項16】 「放求項14尼数のリードフレームの製造方法において、

和記突起形成工程は、前記リードパターンの無定位数に 選載性部材を配数することにより前記突起を形成したこ とを特徴とするリードフレームの製造方法。

【算求項17】 証求項14記載のリードフレームの製造方法において、

前記突起形成工程は、前記リードパターンの所定位置を 型性加工することにより前記突起を形成したことを特徴 とするリードフレームの伝達方法。

【見明の拝題な反明】

(0001)

【変変上の利用分野】本見明は半導作装置及びその製造 方法及びリードフレームの製造方在に係り、特に半導体 チップ及びリードを製造対止した機能を有した半導体等 置及びその製造方法及び当該半導体装置に用いるリード フレームの製造方法に関する。

【0002】近年、電子関制のダウンサイジング化に体い、半速体装度の高速度化及び半速体装置の高速度実施化が図られている。一方で、電子機関の信頼性の向上も受まれており、これに伴い半速体装置の信頼性も向上させる必要がある。更に、半速体装置は製品コストの係属も望まれている。

【0002】よって、上記したさを大を放立しうるまは 体保室が空まれている。 ップチップ方式の実装は近が知られており、マルチ・デップ・モジュール(MCM)において広く席いられて貼る。このMCMで用いるフリップチップ 実験は、施脂に上をしていない半導体チップ (ペフチチップ) の電極パップを形成しておき、このペアチップ を及っておきにおいて ディングすることによります モニア (0005) 上記のフリッドの実体 またペアチップに属 医皮 で で で で に と いることにより 一 高田 医 に 半導体 果 屋 で で で に 屋 医 に と なり、またペアチップ に 屋 医 に なれたパンプを用いて マザーボードに 電気的 に 様 疣 たれ

るため、電気的特性を向上させることができる。 (OOOs)

【発明が解決しようとする意識】しかっに、無限制止がされていないペアチップは、利熱性、炭減的強度、及び耐度性が強いという問題点がある。また、ペアチップに、形成されている電極パッドに直接パンプが形成され外配扱規模子を形成するため、ペアチップに形成されているでは、ドラックトである。

【0007】一般に半線体チップの電極パッドのレイアクトは半線体製造メーカ紙に異なっており、協って第一位数を有する半線体数をであっても、ユーザ側で半線体数をの種類(製造メーカ)に対応するようマザーボードの配線パターンを設計する必要がある。このように、分乗のペアチップを用いた実装構造では、半迭位の外部電極第子の原体化がされていないことにより、半迭位数での負担が重くなるるという問題点があった。

30 【0008】また、これを解決するためにチップ表面に プロセス処理を行い、企業を引き回すことにより選集化 を図ることが考えられるが、この様式では配業の引き回 しに本程度を有する多くの工程を必要とし、製品コスト の上界及び生産効率の値下を招いてしまうという問題点 があった。

【0009】 本見朝は上記の点に揺みてなされたものであり、半選体デップのは預性を提供しつつ外部電極選手の標準ルー 製品コストの監視及び生産以取の向上を図りうる半選体製造及びその製造方法及びリードフレームの 製造方法を提供することを目的とする。

[0010]

された配牌を対比し、かつ前紀交尾を耳出させるよう配 ☆されることを特徴とするものである。

[0011] また、設求項2 記載の発明では、第1のビ ッチにて形成された電極パッドが形成された半導体チッ プと、前記を極バッドと配はを介して意気的に推続され ろりードと、和記半導体チップを封止する對止影響とそ 見傷する半迭体装置において、前記リードに外部接続端 子となる英症を上記雲1のピッチと異なる第2のピッチ で形成すると共に、前記半導体チップに形成された前記 。 電優パッドの配設面を蓄堵とし、前記配設面における船 10 一ド部に一体的に突起を形成したことを特別とするもの 記封止引筋の厚さが、抑記配数面から向記突起までの高 さ寸法以下で、かつ前足配数面から前足配義までの為さ 寸柱以上となるよう構成したことを特徴とするものであ

【0012】また、技术項3記数の発明では、約記試次 項1または2記載の半線体装置において、約記半導体チ ップと前記リードとをポリイミド蘇を技者剤として接合 したことを特位とするものである。

【0013】また、技术項4記載の発明では、前記請求 項1万至3のいずれかに記載の半導体装置において、和 20 記突起を前記リードと一体的に形成したことを特徴とす ろものである。また、食朮葉5 記載の発明では、和記録 求項1乃至4のいずれかに記載の半導体装置において、 和記記線としてワイヤを用いたことを特徴とするもので ある.

【0014】また、請求項6記載の発明では、前記請求 項1乃至5のいずれかに記載の半選体装置において、頼 記突起にバンブを形成したことを特団とするものであ る。また、技术項7.記載の発明では、半導体装置の製造 れてなるリードを形成するリード形成工程と、前足リー ド吹いは半返体チップの少なくとも一方にポリイミド版 を配放し、前記ボリイミド朝モ介在させて和記リードと **刷記半導体チップを所定押圧力で押圧しかつ所定温度に** 加熱することにより、 前記ポリイミド祭を推着剤として **町尼リードと町記半導体チップとを接合する接合工程** と、前記中は体チップに形成されている名様パッドと前 記り一ドとを配旗を引き回し推薦することにより、 和記 **き様パッドと前記リードとを意気的に推禁する提助工程** 5.毛封止するど共に、和記典名の少なくとも常面を奪出 「るよう封止を指を配放する封止制指配設工程とを負債 ~ることを特定とするものである.

(0015)また、技术項8記載の発明では、前記技术 ・7 記載の半記体装置の製造方法において、前定接合工 でポリイミド層により約定り一ドと前花半導体デップ 推着する際、 的語がリイミドはとして産業に共可要性 東下を接着前を反びしたものを用いたことを決定して

項7または8に記載の中選体禁煙の製造方法において、 前記程度工程で、前記電極パッドと前記り一ドとモダイ レクトリードボンディング性により電気的に住席したこ。 とを特定とするものである。

【0017】また、緑水頂10疋板の発明では、インナ ーリード配とアウターリード邸とそ有した延気のリード かお成されたリードフレームにおいて、 応記プウターリ ード部のリードビッチに対して乾にインナーリード記の リードピッチを小さく放定すると共に、和応アウターリ

【0018】また。雄忠項11足裁の見明では、前記録 求項10記載のリードブレームにおいて、 爪足アウター リード都のリードピッチ(P...) と航記交紀の形成位 産における前記リードの序さ(W)とが発导しく(P ... 年W). かつ前記インナーリード節のリードビッチ (P:.) が前足アウターリード缸のリードビッチ (P ...) の略半分のピッテ (P...=P... / 2) であるこ とを特徴とするものである。また、ロボ県12記載の兒 明では、前記算求項10または11記載のリードフレー ムの製造方法において、基材に前起突起の形成位置にマ スクを配放した上で、前記者材に対してハーフェッチン グモ行う第1のエッチング工程と、扇応第1のエッチン グ工程の終了後、何記リード形成位置にマスクを配放し た上で、蚊記基材に対してエッチングを行いリードモ形 成ずる第2のエッテング工程とも具宙することを特徴と するものである.

【0019】また、は水平13記載の兄弟では、前記鉄 求項10または11記載のリードフレームの製造方法に 方法において、外部後統第子となる即位に交尾が形成さ 10 おいて、異ね合わせることにより前定交尾の所定系を寸 **法となるよう仮算が選定された第1の基材と第2の基材** を無意し、前記第1の基材に、平面視した保に前記リー ドの形状となるようリードパターンも形成するリードパ ターン形成工程と、約記賞2の基材に、少なくとも前記 突起の形成位置に位置するよう突起パターンを形成する 交尾パターン形成工程と、前足リードパターンが形成さ れた前記第1の基材と、前記交易パターンが形成された 叔記第2の基材を異ね合わせ、典記英記の形成位置にお いて前記リードパターンと前記袋足パターンが後層され こ。和記記規及び命記半導体チップの所定間医症いに全 40 ろよう和記第1の名材と和記第2の名材とを接合する指 合工程と、航記第1の基料及び第2の基材の不要部分を 除去する除去工程とそ其座することを特徴とするもので ある.

> 【0020】また、経水項14元数の見明では、前花科 ペティッチ たは11記載のリードフレームの製造方法に おいて、番材に、中面接した際に前記り中ドのおけとな さようリートバターンを形成でもリードバターン形成立

- 【0021】また、技术項15記載の見勢では、前記録 **米項14記載のリードフレームの製造方法において、前** 尼交易形成工程は、何記リードパターンの所定位置にバ ンプモ単数或いは貧敗核み重ねることにより前足疾起を 形成したことを特定とするものである。

【0022】また、誠求項16記載の発明では、前記録 求項14記載のリードフレームの製造方法において、前 記典尼形成工程は、前記リードパターンの所定位置に導 名性節材を配位することにより取記束をも形成したこと を特定とするものである。

【0023】更に、銀术項17記載の発明では、麻記鉄 求項14記載のリードフレームの製造方法において。 釘 記突起形成工程は、前記リードパターンの所定位属を登 位加工することにより前延交起を形成したことを特徴と するものである.

[0024]

【作用】上記した各手段は、下記のように作用する。 日 求項 1 及び請求項 2 記載の発明によれば、半導体チップ は対止的間により封止されるため、耐熱性、機械的住民 ドモリード及び配理を用いて引き回すことができるた め、リードのレイアウトを電板パッドのレイアウトに拘 わらず設定することが可能となり、実装器板とのマッチ ング性を向上させることができる。また、対止指肩は引 き回された記録を確実に保護するためこれによっても個 頼性を向上させることができ、また外部性紋螺子は封止 樹脂から貧出しているため実装置仮との電気的接段を発 実に行うことができる。

【0025】また、請求項3記載の発明によれば、選案 半導体チップとリードとの絶縁材として記載されるポリー10 イミド原を技な剤として用いてるため、半線体チップと リードの絶縁とほ合を一括的に行うことができる。よっ て、絶縁符と技術剤とも別都に配設する構成に比べて構 造の簡単化及び製造の容易化を図ることができる。

(0026)また、雄太平4記載の兄時によれば、疾足 をリードと一体的に形成したことにより、突起とリード も別毎の材料により構成する場合に比べて構造の簡単化 も回ることができる。また、盆水頂 5 記載の発明によれ ば、配鉄としてワイヤモ用いたことにより、和記したな に行うことができる。

【0027】また、技术項6記載の発明によれば、突起 にパンプを形成したことにより、交后を直接実芸基底に 突装する横成に比べて、半高体装置の実装基度への住民 を要易に行うことができる。また、証太後7記錠の発明 によれば、接合工程においてボリイミド展を無定温度が、 つ馬走伊岳力下に置くことによりほぞ取化させ、これに ******************************

[0028]また、保税工程では半温体チップに形成さ れている希腊パッドと前にリードとを配路を引き回し床 戻するため、この引き回しを選査改定することにより、 産権パッドのレイアウトに対してリードのレイアウトを 変更することが可能となる。また、半選体装置はリード 形成工程。接合工程、接成工程及び对止撤降配款工程の 4工程のみで製造される。このように少ない工程で半さ 年界屋が製造されるため、生産効率も向上させることが てきる. - -

【0029】また、経球項8配数の見明によれば、ポリ イミド廟として阿面に無可能性を有する接根和を配設し たものを用いることにより、ポリイミド版に印加するは 度等を所定範囲内に制御することなく住台処理を行うこ とができるため、接合処理を容易に行うことができる。 【0030】また、森水頂9記載の発明によれば、接坑 工程で、電極パッドとリードとをダイレクトリードポン ディング佐を用いて意気的に推脱するため、原準かつ概 実に耄極パッドとリードとの接続処理を行うことができ る。また、抹求項10及び食求項11記載の発明によれ 及び耐燃性を向上させることができる。また、電極パッ 10 ば、アウターリード部のリードビッチに対してインナー リード部のリードピッチが小さく立定されているため、 インナーリード部が電気的に推放される半導体チップの 3国パッドの配数ピッチが小さくてもこれに対応させる ことができ、かつ実装基板と電気的に指統されるアウタ ーリード部のリードビッチは大きいため、実芸芸匠への 実質性を向上させることができる。また、突起がアウタ ーリード郎に形成されることにより、この突起を外配は 疣҄薬子して用いることができ、これによっても実営性を 向上させることができる。

> 【0031】また、日本項12記載の見妨によれば、裏 1のエッチング工程において突起の形成位置にマスクモ 配改した上で基材に対してハーフェッチングを行うこと により 空秘形成位置を除く部分の仮原を得くし、更に 第2のエッチング工程においてリード形成位置にマスク モ配益した上で第1のエッテング工程が終了した基材に 対してエッチングを行うことにより、突起が一体的に形 成されたリードを形成することができる。

【0032】ここで、リードを形成する時にリードのピ ッチは番材の低率により決定されてしまう。具体的に 極パッドとリードとの間における記載の引き回しを言る (0) は、リードのピッチは基材の低度と結算しいピッチにし か形成することはできない。よって、薄い佐厚を用いる 世リードピッチを狭ピッチ化することができる.

> 【0033】ところが、突起が形成されるリードでは蚤 材の低厚は突起の高さにより決まってしまい。突症の高 さと事しい仮母を有する基材を単にニッチング処理した のでは森ピッチのリードを形成することができない。し かるに、上記のようにおりのエッチング工程におりてき

も狭ピッチのリード形成を行うことが可能となる。向、 上記改明から明らかなように、交起の記録ビッチは基材 の板厚と詰等しいピッチまで狭ピッチ化することができ

【0034】また、抗坎頂13記載の見明によれば、第 1の蓄材及び第2の蓄材は重ね合わせることにより突起 の所定高さ寸法となるよう毎年が選定されているため、 各番材の仮厚は突起の高さ寸法より小さな厚さとされて、 いる。リードパターン形成工程では、この低度の買い無 1の名材に対してリードの形状となるようリードパター (0 0 4 1)また、インナーリード鉄3gと半端体チッ ンを形成するため、先に苁朝した飯屋とリードピッチの 関係により、形成されるリードパターンのリードピッチ を狭ピッチ化することができる。

【0035】また、突起パターン形成工程において第2 の基材に少なくとも顧記完起の形成位置に位置するよう 突尼パターンを形成し、接合工程において上記第1の基 村と第2の基材を重ね合わせ複合することにより、交配 の形成位置においてリードパターンと突起パターンが技 着され、この位置における板厚は突起の所定高さとな る。続く除去工程では不要部分が除去されりードが形成。10 ている。

【0036】従って、上記のようにリードパターンの形 虹崎には佐厚は薄いためリードピッチを狭ピッチ化する ことができ、また狭起形成位置においてはリードパター ンと交起パターンが核磨されることにより所定器さの突 起を形成することができる。また、証求項14記載の発 明によれば、リードパターンを形成するリードパターン 形成工程と、英程を形成する英尼形成工程とを別様に行 うことにより、番材の厚さも突起の高さに向わらず速定 ードパターンの孩ピッチ化を図ることができる。また、 突起形成工程においては、任章の高さを有する突起を形 成することが可能となり、設計の自由度を向上させるこ とがてきる.

【0037】更に、数求項15万至17亿歳の発明によ れば、突起形成工程において突起の形成を容易に行うこ とができる。

[0038]

【実施例】次に本発明の実施例について図面と共に鉄弩 する。図1及び図2は、本発明の一実施例である半3年(0) 装置1を示している。 図1は半途体装置1の新面図であ り、また図2は半導炸装度1を島面図である。

【0039】 四回に示されるように、半選件装置 1 は大 話すると半導体チップで、推査のリード3、對止を除っ 1.及びパンプ5等によりは成されている。半温はデッ プ2は、底面の中央位置に確なの電極パッドもが一邦に 別なされている。また、複葉のサード3は、ディインボ

【0040】このポリイミド豚では、半遅年チップ2の <u>二二に応成された回答能2Aとリード3とそ考気的に絶</u> 経する絶縁部材として機能すると共に、 ほ迹するように ポリイミド膜?は半端体チップ2とリード3とを接会す る度豊原として機能している。このように、ポリイミド 展 7 に絶逢郎材と推考期の双方の機能を持たせることに より、絶跡材と旅着剤とも別園に配設する株式に比べ、 半導体装置1の横造の簡単化及び製造の容易化を図るこ ⁼とができる。

10

プマに形成された電極パッド6との間にはワイヤをか足 錠されており、このワイヤ8を介して半端体チップ2と リード3は電気的に住成された根底とされている。美 に、モリード3に設けられたアウターリード取3bの筋 定位置には、外部推奨電子となる交配9が一体的に形成 されている。上記員成とされたリード3は、そ回に示さ れるようにその大部分が中幕はチップ2の底面上に配設 された様成の、いわゆるリード・オン・チップ(LO C) 検注となっており、半寒体装置1の小型化が図られ

「ここここ」また、対止無償4は例えばエポキシ制度よ りなり、ほ迹するようにモールディングにより形成され ている。この対止出路 4 は、半高体チップ 2 の底面及び 剣面の所定節題に配設されている。しかるに本実施例で は、半導体チップ2の上面においては、飲熱性を向上さ せる面より対止制度4は配款されていない様式とされて いる..

【0043】上記封止世輝4は、半点はチップ2の電塔 パッド6の配益面(底面)も益はとし、この底面からの することができ、よって違い基材を用いることによりリー10 厚さ(図中、矢印目で示す)が、底匠から交配9の先輪 までの高さ寸法(区中、矢印Wで示す)以下で、かつ底 面からワイヤ8のループ最上部までのあさ寸圧(区中、 矢切りで示す)以上となるよう構成されている(NSH ≦W)。この機能とすることにより、突起9の少なくと も先端部98は従来に対止訳辞4から森出し、またウイ ヤ8及び突起9の毎出部分を除くリードコは封止指揮4 に封止された構成となる。

> 【0044】このように、本実施例の半導体禁量1は、 半退体チップ2の所定範囲(上面を終く部位)を封止能 押り、行付止された機成となるため、耐熱性、機械的強度 及び耐菌性を向上させることができる。また、対止能解 4はワイヤ8を確実に保護するため、これによっても半 選件装置1の信頼性を同上させることができ、更に外部 様様菓子となる茶品9の少なくとも先輩郎92は花貫に 対止機器をから森出するため、実装を振りりとの意気的 厚根を確実に行うことができる。

(0045) ここで、正2を用いて出過コチ、ブロの別

ている。周辺に示されるように、リード3は編成するイ ンナーリード貼るるのリードピッチ(包中、矢印P。で 示す)が模様するアウターリード部36のリードビッチ (図中、矢印P... で示す) よりも小さくなるよう形成 されている。具体的には、インナーリード記3gのリー ドピッチP,,はアウターリード部36のリードピッチP ... の略半分のピッチ (P...=P... / 2) となるよう 横成されている。また、後に詳述するように、アウター。 リード部ミトのリードビッチ P... ビス尼9の形成位置へ、・ におけるリード 3 の屋さwとが話等しくなるよう様式さ 10 2 は、例えば 4.2 プロイギのリードフレームおおでみ れている (P... 与W).

【0046】上記のように、アウターリード郎38のリ ードビッチP... に対してインナーリード航3gのリー ドビッチ P.、が小さく設定されることにより、インナー ツード邱3aが看気的に征収される半導体チップ2の章 - 極パッド6の配数ピッチが小さくてもこれに対応させる ことができ、かつ実装器仮10と気気的に接続されるア ウターリード起る b(突起 9) のリードピッチ P... は 大きいため、半導体装置1の実装基板10に対する実装 住を向上させることができる。

【0047】一方、本実施例に係る半導体装置】は、半 導体テップ2に配設されている電磁パッド6に直接パン プラを形成し実装蓄板10に接続するのではなく、電板 パッド6とインナーリード思るaとの間にワイヤ8モ引 き回した上でリード3を介して実装基板10に推訳する 構成とされている。従って、電極パッド G をリード 3 及 びワイヤ8を用いて引き回すことができるため、リード 3のレイアウトを電極パッド6のレイアウトに拘わらず 殺定することが可能となる.

【0048】具体的には、図2に示す例では、半路体チ 30 ップ2の中央に形成されている電色パッド6モワイヤ8 及びリード3を用いて引き回し、外部技术選子となる突 起9モ半導体チップ2の外隔位置に引き出している。主 た。図3に示されるように、電極パッドもが半退体チッ プ2の外限位置に形成されている場合には、本発明を追 用して名極パッド6モワイヤ8及びリード3を用いて引 き回すことにより、電板パッド6の形成位置より内側に 外部復民属子となる突起9を形成することも可能であ る。更に、図4に示されるように、外部検点セテとなる 好となる。

【0049】このように、電低パッド6をリード3及び・ ワイヤ8を用いて引き回すことが可能となることによ り、実装基板10と半導体装置1とのマッチング性を向 上させることができ、外部技統第子となる英紹9のレイ アウトを原本外部技術量子のレイアウトになるに設定る ことができる。よって、中心体禁菌!を用いるユーザ戦 の食根を可能でることができる。

は、リード形成工程、符合工程、技术工程及び打止矩阵 民政工程の基本となる4工程と、これに付属するパンプ 形成工程。は技工程の2工程を行うことにより設定され る。以下、杏工程をに放射するものとする。

1:

【0051】回5万至89はリード形成工程の男)実施 例を示している。このリード形成工程は、「リード3の盆 材となるリードフレーム11を形成するための工程であ c. リードフレーム11を形成するには、先ず回りに示 されるような平板状の岩材12を肩まする。この名の1 り、またその医療は形成しようとする突起9の高さった Wと等しいものが選定されている。

【005.2】上記の番材1.2に対しては、先す図6に示 さまるようにマスクリス(似地で茶す)が丘にこれる。 このマスク13は、所定の英尼9の形成位置(図中、お 思符号14で示す)及びクレドール形成位置(図中、心 元符号 1'5 で示す)に配立される。

【0053】上記のようにマスク13が配放されると、 状いて益材12に対してハーフエッテング処理(第1の 10 エッテング工程) が実施される。本実施例においては、 ウエットエッチング住により基材12に対してハーフェ ッテング処理を行っている(ドライエッチング処理者の 80 エッチング方法を用いることも可能である)。また エッチング時間は、エッチングにより設会される鉛分 (図6で日後をで示される部分)の厚さが、基材12の 板厚Wの半分の寸法(W/2)となるよう設定されてい ٠. ·

【0054】このハーフエッテング処理が終了し、マス ク13を取り除いた状態を図でに示す。この状態では、 突起9の形成位置14及びクレドール形成位置15のみ が元の差は12の厚さWも栽構しており、他の部分(b 屈荷号 1.6 で示す) はハーフェッチングによりその厚さ サほはW/2となっている。

【0055】上記のようにハーフエッチング処理が終了 する。核いて図るに示されるように所走のリード3の形 成位屋(姜原符号18で示す)及びグレドール形成位屋 15にマスク17(質地で示す)を配致した上で、この 基材12に対してエッチング処理を行う。

【0056】上記のようにマスク17が配拾されると、 突起9モ半さはチップ2の外側位度に配設することも可(4) 疣いて善材12に対してエッテング処理(第2のエッチ ング工程)が実施され基材12のマスク17が配位され た位置以外の部分を除去する。これにより、図9に示す リードスの所定的状を有した性質のリード3を具備する リードフレーム11が形成される。南、必要に応じてこ のリードフレーム11の所定品は(リード3の形成区) 二)にニンッキ等を越してもよい。

> $\{0057\}$ このように形成されたリードアレーム $\{11\}$ は、ドードもガスケーニャー・ロフェックのモーサード

ーリード町38及び宍起9の形成位置を除くアウターリ ード邸3bの厚さ寸法はW/2となってる。

[0058] ここで、リードピッチと基材 1.2 の仮序と の保保について反射する。何妃したように、リード3を 形成する草にリード3のピッチは差材12の板厚により 決定されてしまい、具体的にはリードピッチは高材12 の低厚と終考しいピッチにしか形成することはできな い。よって、基材1/2の返尿が深い壁リードピッチを嵌。 ピッチ化することができる。

は苦材12の坂厚は突起9の高さにより決まってしま

い。突起9の高さと等しい低度を有する基材:12を単に エッチング処理したのでは狭ビッチのリードモ形成する。 ことができない。しかるに、上足したように無しのエッ チング工程においてハーフエッチング処理を実施するこ とにより、突尼形成位置14モ除き基材12の低厚を買 くし(約W/2の仮原となるようにする)、更にこの程 くされた仮尾を有する部分に第2のエッチング工程を実 嬉してリード3を形成することにより、突起9を有する リード3であっても狭ビッチ(図1に示されるリードビ 26 のは位置決め孔であり、リードパターン23の形成時に ッチP...)のリード形成を行うことが可能となる。ま た、同様の理由により、突起9(アウターリード部3) b) の配款ピッチ (P..,) は、蓋材12の版序Wと略 冬しいピッチミで铁ピッチ化することが可能となる。 【0060】 南、異体例としては、一般にリード基材と して用いられている佐厚0, [Oak, O. | Sam, O. 20mmの基材を 例に挙げれば、坂厚0.10seの基材ではアウターリード部 3 b及び突起 9 の最小ピッチ P... €0.10mm (P.,. = 1. IOse) 、インナーリード包3aの最小ピッチP., そ0.)Sass (P., = 0,05as) とすることができる。また、仮序 16 【0066】上記検点とされた第1,の番材21及び第2 1.15ミョの差材ではアウターリードほ3b及び突起9の最 トピッチ P... を O. ISea (P... = O. ISea) 、インナー リード部3aの最小ピッチΡ。。 €0.075mg (Ρ,,=0.07 en)とすることができる。更に、仮序0,20mmの基材では プワターリード部3b及び突起9の最小ピッチP... モ 20em (P... = 0.20em) . インナーリード卸3mの最 、ピッチP., €0.10mg (P,,=0.10mg) とすることがで

【0061】一方、突起9の形成位置に注目すると、突 『より挟められる。即ち、この図6に示されるマスク1 の配設位配を選査変更することにより、突起9の形成 。置そ氏念欲足することが可能となる。このため、本実 例に係るリード形成方法では、外部技術は子となる英 9の形成位属を自由度をもって設定することができ、 って子の定められている様は弁部は原案子位置に交配 も容易に形成することが可能となる。

ム20を形成するには、先ず回10に示されるようなあ 1の名材21と、図11に示されるような第2の名材2 2 毛用章する。

【0063】この杏屋材21、22は、重ね合わせるこ とにより突起9の原定系さ寸住Wとなるよう低度が遺定 されており、本実施例では各番材21、22の6度寸産 に共にW/2に設定されている。尚、き番材21、22 の板厚はこれに履定されるものではなべ、異ね合わせる ことにより突起9の所定高さ寸注wとなる気片の姿にそ 【0059】ところが、狭起9が形成されるリード3で(10 基材21、22で仮席を異ならせた根瓜としてもよい。 [0064] 図10に示される第1の基材21は、例え ばま2アロイモのリードフレーム料料により形成されて おり、エッチング処理収いはプレス打ちはそ処理帯をチ め事業することにより、平面貸した場合にリード3と同 一形状のリードパターン23が形成された保庇とされて いる。しかるに、第1実施例で放明したリード形成工程 と異なり、この状態のリードパターン23には突起9は 形成されておらず、よってリードパターン23は全体的 にその仮序がW/2とされている。 尚、 図中25で示す 一倍的に形成されるものである。

【0065】一方、図11に示される第2の番号22 は、子の42アロイギのリードフレーム材料に対しエッ テング処理式いはプレス打ちはき処理等を実施すること により、突起パターン24が形成された構成とされてい る。この突起パターン 2 4 は直線状のパターン形状を有 しており、、所定の契起9の形成位置を推禁するよう機 丘されている。尚、図26は位置鉄め孔であり、突起パ **グーン24の形成時に一括的に形成されるものである。** の基材22は、位置鉄め孔25、26モ用いて位置点め されつつ重ね合わされ投合される。この第1及び第2の 蓄料21.22の核合は、異常性技管剤を用いて注意し てもよく、またな技により接合してもよい。図12は、 第1の基材21と第2の基料22とが総合された状態を

【0067】上記のように第1の番材21と第2の番材 2.2 とが接合された状態で、第2の基材 2.2 に形成され ている突起パターン24は、第1の基材21に形成され 3.9 の形成位置は図6に示されるマスク13の配数位置 40 ているリードパターン23の所定交配形成位置の上航に 草な合わされるよう状成されている。

示している。

【0068】②13は、リードバターン23と発起バタ ーン24とが重なり合った部位を拡大して示す平面配で あり、また図14はリードパターン23と交長パターン 24とが重なり合った部位を拡大して示す畝面区でも う。各国から明らかなように、国際寸法Wノミのリード パターンででは、声じく広まではW/での中央です。

22とのほ合処理が終了すると、接いて不要部分、具体

的には突起パターン24のリードパターン23と文差し た部分を除く部位をプレス加工等により除去することに より、図15に示すように交起9が一体的に形成された リード3を有するリードフレーム20が形成される。 {0070}上記のように、本実施例により製造された リードフレーム20も第1実施的で製造されたリードラ レーム11と同様に、リード3はインナーリード第3 れた祝成となる。また、図10に示すリードパターン2 3の形成時においては、第1の基料21の板厚はW/2 とされているため、先に説明した板厚とリードピッチの 関係から明らかなように、狭ピッチのリードパターン 2

【0071】一方、突起9の形成位置に注目すると、突 起9の形成位置は第2の基材22に形成される突尼パタ ーン24の形成位度により決められる。即ち、この交易 パターン24の形成位置を適宜変更することにより、突 起 9 の形成位置を任意設定することが可能となる。この 20 0 0 でのものを使用し、かつこのポリイミド度 7 をガラ ため、本実範例に低るリード形成方法においても、外部 接続雑子となる突起9の形成位置を自由度をもって設定 することができ、よって子め定められている保証外部接 琉球子位置に突起9 を容易に形成することが可能とな

3 を形成することができる。

【0072】上記のようにリード形成工程を実施するこ とによりリードフレーム11.20(以下の説明では、 リードフレーム11を用いた場合を飼に出げて放明す る)が形成されると、狭いてリードフレーム11と半束 体チップ2を混合するほ合工程が実施される。以下、図 30 16万至回20モ用いて住台工程について反明する。 【0073】接合工程においては、先千回16に示され るようにリードフレーム11のインナーリード郎3a (検索すれば、後述する接続工程においてワイヤ 8 がポ ンディングされる部位)に会メッキを貼てことにより、 ボンディングパッド都27モ形成する。

【0074】また。図17に示されるように、半端はチ ップ2の電極パッド6の形成された面には、この電極パ ッド6の形成節位のみが露出する民成でポリイミドは7 が配款される。このポリイミドは7はガラスを移点が1~10 00~300℃のものが選定されており、図17に示さ れる状態では単に半点体チップでに気置されただけの状 蛾となっている。従って、ポリイミド度1が設定しない よう。半導体チップ2は電イバッド6の形成面が上部に 位属するよう配置されている。前、半選件チップ 2 は配 毎封止に行われておらずベアテップはとされている。ま ない 上記のポリイミ 日本では、主義はチップでも形成で

致され半編体チップでには、BCIでに示されるようにで ードフレーム11が軽度される。この頃、リードフレー ジェ」に形成されているリード3(インナーリード 邸 3 a)と、半週はチップでに形成されている電機パッドを とが秩度よく対向するよう。リードフレーム11は位置 決めされる.

【0076】上記のようにリードフレーム11が半点は チップ2上の所定位属に転回されると、成いて図19に 示されるように胎臭28が除下し、リードフレーム ii a、アウターリード部36及び突起9が一体的に形成さ、10 モキ選体チップ2に向け界圧する。また、この形 L28 は加熱金属を具備しており、治具28で発生する熱はリ ードフレーム11を介してポリイミド属1に印加され

> 【0077】上記ポリイミド展では、半選体テップ2と リードフレーム11とモ業気的に地段する地段的材とし て従来より一般的に用いられているものであるが、本発 明者はこのボリイミド祭7を所定の製埃条件下に従くこ とにより接着剤として無能することを発見した。 具体的 には、ポリイミド終ナとしてガラス症移点が100~3 ス年移点+100~200℃に加熱すると共に、1~1 ▽ k ● x / c m ′の押圧力を印加することにより、ポリ イミド銀7は技帯剤として後期するようになる。

(0078)よって、本実施費では上記の点に住目し、 半導体テップ2とリードフレーム11とのほ合時に、 佐 具28に放けられているヒータによりポリイミド塩 7 を ガラス低移点+100~200℃に加熱すると共に、治 具28の加工によりポリイミド原にJ~10kg(/c m'の押圧力を印加する秩丸としている。これにより、 ポリイミド展7は推着剤として出発するようになり、半 年はテップ2とリードフレーム11とモポリイミド塩? を用いて接着することが可能となる。

【0079】上記機竝とすることにより、従来では必要 とされたポリイミド朝モ半導体チップ2及びリードフレ ーム11と移写するための推写的は不要となり、 製品コ ストの危険及び半導体装置しの組み立て工芸の低級を図 ることができる。図20は、半導体チップ2とリードフ レーム11とがポリイミド駆?により移るされた状態を 示している。

【0080】 向、半退体テップ2とリードフレーム11 こうほごは、ポリイミドは7を吊いて注合する方法に結 足されるものではなく、従来のようにポリイミド族の馬 面に推着剤を使布しておき、この接着剤によりポリイミ ド裏を介在させた状態で半退めデップでとりードフレー ム11とを接合する方法を用いてもよい、この母兵で は、ポリイミド届に対する速度制御及び存在力制のが不 数となり、複合工匠を禁用に出来てもことができる。

ド3と半端はテップ2に形成されている電極パッド6と をワイヤ8で電気的に推放する接続工程が実施される。 【0082】 図21は、キャピラリ29を用いてワイヤ (例えば全ワイヤ) Eをリード3に形成されたポンディ ングパッド郎27(図16参照)と電極パッド6との間 に配設する処理を示している。原知のように、半温は装 置1の電気的特性を同止させる差からはワイヤモの表さ は短い方がよく、また半導体装置1の小型化層型化のた めにはワイヤ8は低ループであることが复ましい。

【0083】このため、ワイヤ8を配置するのに低ルー 10 により対止された構成となる。 プポンディング圧を採用することが望ましい。低ループ ポンディング注も種々の方法が建実されているが、例え ば先ず半導体チップでに形成されている発症パッドもに ワイヤ8をポンディングし、戻いて重直上方にキャピラ リ29を移動させた後に水平方向に移動させてリード3 にポンディングする、いわゆる逆打ち柱を用いる核成と してもよい。

【0084】上記のように、リード3と竜医パッド6と を電気的に採載するのにワイヤボンディング性を用いる きる。また、リード3と電極パッド6との間におけるウ イヤ8の引き回しも比較的自由度を持って行うことがで きる。尚、図22は、接続工程を実施することによりり ード3と電極パッド6との間にワイヤ8が記載された状 弦を示している.

【0085】上記のように復居工程を実施することによ り、年後パッド6とリード3とがワイヤ8により電気的 に接続されると、既いて半導体チップ2の所定部分に対 止制度4を配設する對止制度配設工程が実施される。以 下、図23万至図25を用いてお止指揮配設工程につい 10 て説明する.

【0086】図23は、上記の各工権を実施することに よりリードフレーム11、ワイヤ8年が配益された半導 体チップ2を全型30に装着した状態を示している。全 、型30は上型31と下型32とにより構成されており。 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導はチップ2は変型30内に 気着される.

【0087】上型31は、半級体チップ2が異なされた と当はする構成とされている。英思9の高さとクレドー ル33の高さは等しいため、よって上型31の形状は平 紙形状とされている。また、下型3.2 は葉草された二点 体チップ2の側部に空間部を有したキャピティ形状を有 しており、また半退体チップ2の区における底面はデャ ピティ33の歴史と意味でも構成とされている。

(0088)このように、対比単級配数工程で乗いる上

装置1の製品コストの低級に寄与することができる。 (0089) 図24は金型30に対止化原4(型地で示 す)を見填した伏錦を示している。金製30に對止能指 4を充填することにより、半選件チップ2の下型31と 当推した上面(図23万至図25では下郎に位置する) を除く外席面は対止相解4により対止される。また、半 達はチップ2の仮節に配設されているリード3及びワイ 〒8も対止投稿4により封止された状態となる。また。 突尼9も上型31と当接している緑節を除き封止を指く

【0090】図25は、封止蝴蝶4が充填処理された半 編化チップ2モ企型30から雑型した状態を示してい る。前間に示されるように、半導体チップ2の上面 2 a は封止密轄4より延出しており、よってこの上部2aよ り半端体チップ 2 で発生する熱を効率よく放熱させるこ とができる。また、突起9の雑部9aも対止単段4から 外部に変出しており、従ってこの常計98そ外部技統第 子として用いることができる。

【0091】図25に示される状態において、図中一点 ことにより、容易かつ高速度に技成処理を行うことがで、10 雑誌で示す都所でリードフレーム11を切断することに より半導体整理を採成しても、図1に示す半導体装置1 と同様の効果を実現することができる。しかるに、図2 5に示す状態では、外部技技選子として困能する交起9 の雑載9aが封止供給4の表面と結画一となっているた め、実装基板10に対する実装性が不良である。このた め、本実施例においては、対止総務配設工程が終了した 後、戦略90にパン部5を形成するパンプ形成工程を実 嬉している。以下、パンプ形成工程を図26万至図30 モ用いて広明する.

【0092】パンプ形成工程においては、先ず囚26に 示すように、封止程度4が配設された半導体チップ2の 全面に対してホーニング処理を行い、残留する出設無等 を除去すると共に、突起9の攻部9aを発表に外部に成 出させる。ホーニング処理が終了すると、求いて図27 に示すように、対止密度4が配放された半導体チップ2 を半田度34に投票し、突起9の雑誌9aに半田を用い て外盆メッキを行う(半田根を参照符号35で示す)。 この外名メッキに用いる半田としては、例えばPb:S n=1:9の起症比を有する半田の蓋用が考えられる。 状型で天起9及びリードフレーム11のクレドール33~(0)回28は、上記の方はメッキにより突起9の蟷螂9aに 半田職35が形成された状態を示している。

> 【0093】上記のように外弦メッキ処理が終了する と、戌いて半田原35が形成された交配9の建彫98に パンプ5が形成される。このパンプ5の形成方法として に居々の方法を展示することができ、例えば効率よくか つを吊にパンプSをお成しうる在写ハンプ方性を用いて も成してもよい! 囚ごをは、バンブをが突起をの異感を

リードフレーム 1 1 の切断処理が行われ、これにより、 図 3 0 に示される半導体程度 1 が形成される。尚、この リードフレーム 1 1 の切断処理に充立ち、切断処理を容 易にするためにリードフレーム 1 1 の切断堡所にハーフ エッチング処理を行ってもよい。

【0095】上記のように製造された半導体装置1に対 しては、続いて適正に作動するかどうかを以及するな故 工程が実施される。図31及び図33は、夫々異なる牛 選集装置 1 の試験方法を示している。 図3 1 に示される **延数方法では、パンプ5を装着しうる構成とされたソケー10** ット36を用い、このソケット36に半導体装置1を祭 **君することによりパーイン等のは禁を行うものである。** 【0096】また、図32に示される試験方法は、ブロ ープ37を用いて半幕体弦伝1の区数を行う方法であ る。半導体装置1は、対止投稿4の創業位置にリード3 の媒部が封止根据らから英出した模式とされている。本 試験方法では、これを利用して對止樹脂4から奪出した リード3にプロープ37を接触させて試験を行う機成と されている。よって、本試験方法を採用することによ り、中導体装置1を実装蓄板10に実装した後において 10 も試験を行うことが可能となる。

【0097】図33は、半導体装置1を実装基板10に 実践する実施工程を示している。半減体装置1を実送基板 版10に実装する方法としては、用知の種々の方法を基 用すすることが可能である。例えば、赤外線リフロー方 法を用い、半導体装置1に設けられているパンプ5を実 装基板10に形成されている電便割38にペースト等を 用いて仮止めし、その上で赤外線リフローがにおいてパ ンプ5を溶起させることによりパンプ5と電極部38と を接合する方法を用いてもよい。

【0098】続いて、上記した半導体監索の製造方法の変形例について以下で明する。図34万至図37は、天々突足9の変形例を示している。図34(A)、(B)に示される突起9Aは、その形状を円柱状とした様式である。また、図37(C)に示される突足9Bは、その形状を角柱状とした様式である。このように、突足9・9A、9Bの平面形状は確々選定できるものであり、パンブ5の様合性及び実装基盤10に形成されている電弧38の形状をに応じて変化を定じ形状を選出である。具体的には、例えばエッチング性により突起 14に配数する場合には、図6に示す変足形成位図14に配数するマスク13の形状を運変を下ることにより突起9、9A、9Bの平面形状を認定を示していてきる。

Eによれば、突起表面における面積を大きくてっことができパンプ5との複合性の向上を図ることができる。 め、上記の突起9C~9Eは、リード3の所定突起形成位域に、導電性機関係等を用いて固定された構成とされている。

:0

【0100】また図35(D)に示すのは、リード3をプレス加工等により正理歴代文形させることにより交短9Fを形成したものである。このようにプレス加工をの競性加工を用いて突起9Fを形成することにより、超めて容易に突起9Fを形成することができる。しかそに、の形成方法では、突起9Fの高さは微性加工限界値を上随とし、それ以上の高さに放定することはできないという問題点も有する。

【0101】また、図36に示すのは、突起90日形成するのにワイヤボンディング技術を用い、スタッドパンプででつ突起発体位置に形成することにより突起90としたことを特定とするものである。図36(A)は突起90の形成方法を示しており、また図36(B)は突起90を拡大して示している。

【0102】上記のように、突起9Gモワイヤボンディング技術を用いスタッドパンプで形成することにより、任意の位置に突起9Gモ形成することが可能となり、外配技技能子となる突起9Gモ所定位置にお募に形成することができる。また、突起9Gの形式は、半進体技能の製造工程の内、技術工程においてワイヤ8の記収時に一括的に形成することが可能となり、製造工程の原轄化を図ることができる。

【0103】また。突起9日のあさはスタッドパンプを投資を核み重ねて配款することにより任意に設定するこ 30 とができる。図37 (A) に示される突起9日は、スタッドパンプを3億種み重ねることにより図36 (B) に示される1億のスタッドパンプにより突起9日を形成した様式に比べて高さを高くしたものである。

【0104】また突起の高さそあくする他の方法としては、中37(B)に示されるように子のリード3にプロック状の高電性配材41を基単性推着取零により固定である。この議電性配材41の上部に図37(C)に示されるようにスタッドパンプ42を形成し、積度された。この様式がは別してもよりにできる。としてもよい。この様式のは今日で発見1の高さはは日本41の高さにより決められることとなるが、プロック状のは急性配材41に度々の大きさのものが提供されており、よって突起91の高さを任意に設定することができる。

【0 1 0 5】 図3 8 は、ほ合工権の実形例を示している。上記した実践例では、図1 6 万里図 2 0 に示したように半ぬ年チップ 2 とりードフレーショ 1 c を示定事に

ム11とを複合する組成としてもよい。

【0106】また、テープ状体を列45の配給位置は、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも立けてもよく、また リードフレーム11の下面のみに設けた構成としてもよ い。更に、テープ依接着剤45の配数範囲は、発極パッ ド6の形成位置を除く区中矢印义で示す範囲であれば、 自由に設定することができる。尚、テーブ状態者前45 は、牛賃体チップ2とリードフレーム11とモ電気的に 絶縁する必要があるため、絶縁性接着限である必要があっ

【0107】図39乃至図42は、接板工程の変形例を 示している。上記した実施例では、脚21及び回22に 示されるように電極パッド6とリード3とを接続するの にワイヤ8を用いた核成を示したが、図39万至図42 に示す変形例では電極パッド6とリード3とを直接検討 するダイレクトリードホンディング (DLB) 方法を用 いたことを特徴としている。

【0108】図39及び図40に示す例では、リード3 を例えば超音波旋動子に接続された複合始具46を用い 20 て直接的に双弦パッド6に推合する模式とされている。 しかるに、この構成では監管板値動する指合指具46に より、電極パッド6にダメージが発生するおそれがあ

【0109】そこで図41及び図42に示す例では、テ め着医パッド6にスタッドパンプ47も配款しておき. このスタッドバンブ47にリード3を当該させた上で加 熱枯具 4 8 を用いてスタッドパンプ 4 7 を如熱熔駐し竜 低パッド6とリード3を推脱する様成とされている。こ の技能方法によれば、変化パッド6が技体するおそれは、30 的実施基板との意気的技技を収集に行うことができる。 なく、接続工程の信頼性を向上させることができる。

【0110】また、図39万至図42に示した技統工程 によれば、ワイヤ8を用いて電値パッド6とリード36 技統する核成に比べて電気抵抗を依頼できるため、半導 体装置1の電気特性を向上させることができ、高速の半 3年テップでに対応することができる。

(0111)図43万至図44は、對止智雄記録工程の 文形例を示している。上記した実施的では、図23及び 図24に示されるように全型30を検戒する下型32の キャピティ 医面は半導体チップ2の上面28と直接当後(1) も図ることができる。また、は未来5 花敷の発明によれ し、この上面ですには放然特性を向上させる間から封止 形態 4 が配益されない良成とされていた。

【0112】しかろに、半導体装置1が使用される装度 が迸しい(例えば、多度装填)等には放無性よりも耐症 性等をより必要とする場合が生じ、このような場合には 対止密語 4 により主選体チップ 2 を完全に対比する必要 がある。回する及び回するに無て企型もりに、半年は手 - ブスを村上を担くで完全に打出ても構成とものでい.

ャピティ5.2 が、図4.3 に示されるように半端はチップ 2の外周節から紅筋しており、よって図44に示される ように封止財際4を会型に先城した状態で半速体チップ 1712元上に封止樹脂 4 に封止された保証となる。このよ うに、半導体チップ2に対する封止機能4の配款位置 は、金製30、50に形成されるキャビディ33、52 の形状を確宜変更することにより任意に改定することが できる.

22

(0114)また、上型31にリード3に形成された英 起りを祭着する凹部を形成しておくことにより、逆45 に示されるような突起9が対止側程4から大きく突出し た供成の半導体禁匿60を形成することも可能である。 図45に示す半導体装置60は、交配9が対止制度6か ら大きく英出しているため英語基板10に対する英装性 は良好であり、よってお記した実施佐に係る半路体装置 1のようにパンプ5を設ける必要はなく、半端体表度も 0の製造工程の簡単化を図ることができる。

[0115]

【発明の効果】上述の如くな発明によれば、下記の後々 の効果を実現することができる。森水項1及び建業項2 記載の発明によれば、半点はチップは対止樹脂により針 止されるため、耐熱性、磁敏的弦度及び耐風性を向上さ こうことができる。また、電医パッドとリードとの間で 記載を引き回すことができるため、リードのレイアウト を草匠パッドのレイアウトに拘わらず設定することが可 能となり、実装基板とのマッチング性を向上させること ができる。また、対止樹雄は引き回された記録を確実に 保護するためこれによっても信頼性を向上させることが でき、また外部技統第子は対止附指から貸出しているだ 【0116】また、技术項3尼粒の発明によれば、通常 半導体チップとリードとの絶身材として配設されるポリ イミド項を接着剤として用いてるため、半端体チップと リードの絶縁と誰合を一括的に行うことができ、よって

【0117】また、技术項4記載の発明によれば、交起 モリードと一体的に形成したことにより、交易とリード を別信の材料により横成する場合に比べて横進の原単化 ば、配鉄としてワイヤを用いたことにより、利見したる ザパンドとリードとの間における配義の引き回しを容易 に行うことができる。

絶縁材と核考期とも別価に応収する核或に比べて核治の

簡単化及び製造の容易化を図ることができる。

【0118】また、波水圧6記載の発明によれば、突長 にパンプを形成したことにより、交起を直接実際基礎に 実はする様式に比べて、半導体温度の実体基度への反抗 を容易に行うことができる。また、建水油で延むの景架 だまたば、独立で応じた。アガージェルセス終すのせた

横成としているため、リードと半導体チップとの発展と 複合を一括的に行うことができる。

【0119】また、住航工程では半導体チップに形成さ れている電極パッドと向記リードとも配款を引き回し接 成するため、この引き回しを建立設定することにより、 **2匹パッドのレイアウトに対してリードのレイアウトモ** 変更することが可能となる。また、半導体装置はリード 形成工程、複合工程、複数工程及び対止根据配款工程の 4 工程のみで製造される。このように少ない工程で半途 体装定が製造されるため、生産効率を向上させることが、10 【図7】本見明に係るリードフレームの製造方法の末1 てきる.

【0120】また、数求項8記載の発明によれば、ポリ イミド級に印加する歴度等を所定範囲内に制御すること なく推合処理を行うことができるため、接合処理を容易 に行うことができる。また、証本項8記載の発明によれ ば、接続工程で、電極パッドとリードとモダイレクトリ ードポンディング法を用いて電気的に接続するため、層 単かつ破実に電低パッドとリードとの接款処理を行うこ とがてきる.

気によれば、アウターリード部のリードピッチに対して インナーリード都のリードピッテが小さく放定されてい **るため、インナーリード部が電気的に接取される半導体** チップの電極パッドの配益ピッチが小さくてもこれに対 応させることができ、かつ実装基板と電気的に接続され るアウターリード部のリードピッチは大きいため、支票 苗仮への実装性を向上させることができる。また、交尼 がアウターリード邸に形成されることにより、この交起 そ外部技法保予して用いることができ、これによっても 実装性を向上させることができる。

【0122】また、技术項12及び技术項13記載の見 別によれば、交配が一体的に形成された我ピッチのリー ドモ客島に形成することができる。また、算求項14記 戦の見明によれば、リードパターンを形成するリードパ ターン形成工匠と、突起も形成する突起形成工程とも別 四に行うことにより、基材の厚さも英足の高さに向わら 丁逆走することができ、よって厚い益材を用いることに よりリードパターンの女ピッチ化を図ることができる。 また。突呂形成工程においては、任意の高さを有する突 起を形成することが可能となり、設計の自由度を向上さ 40 ド菜を配益する処理を放明するための包である。 せることができる。

【0123】更に、技术項15万至17定数の見明によ れば、英妃形成工程において英妃の形成を容易に行うこ とがてきる.

【図面の原準な技術】

【簡1】 本発味の一実施術である主選体体層を示す断面 日である。

1回 50 カロサイニがはあつおおりほかがまくニティギ

示す底面図である。

【図4】 太兒明の一変第四である半端体装置の変形のを 示す底面図である。

【図 5】 本発明に低るリードフレームの製造方法の宴 〕 実筋例を反映するための感であり、 基材を示す風であ **3**.

【図6】本発明に紙をリードフレームの製造方法の第1 実施例を説明するための区であり、所述位置にマスクを 足なしたせまを示す感である。

実施例を説明するための歴であり、第1のエッチングエ 程が終了した状態を示す図である。

【図8】本見朝に係るリードフレームの製造方法の第1 実施例を説明するための邸であり、所定位置にマスクを 配数した状態を示す名である。

【図9】本見朝に係るリードフレームの製造方法の第1 実施例を説明するための図であり、完成したリードフレ ームモ示す団である。

【図10】本発明に紙ろリードフレームの製造方法の第 【0121】また、技术項10及び歴史項11記載の発 20 2実施例を説明するための図であり。第1の基材を示す 包である.

> 【図】】】本見明に低るリードフレームの製造方法の第二 2 実施例を説明するための図であり、 第 2 の基材を示す 包である。

【図12】本見朝に係るリードフレームの製造方法の第 2 実施例を説明するための図であり、第1の基材と第2 の基材を推合した状態を示す図である。

【図13】リードパターンと交配パターンとが重なり合 った部位を拡大して示す平面密である。

30 【図14】リードパターンと交配パターンとが重なり合 った節位を拡大して示す側面器である。

【囚15】本見明に係るリードフレームの製造方法の第 2 実施例を説明するための図であり、完成したリードフ レームを示す図である。

【図16】本見明に係る半高体装置の製造工程の住台工 程を説明するための位であり、ポンディングパッド部の 形成を取明するための母である。

【図17】本発明に係る半進体装置の製造工程の存合工 役を説明するための回であり、半時体チップにポリイミ

【図18】本見明に係る半導体装置の製造工程の符合工 程を説明するための数であり、半路体チップにリードフ! レームを配収する処理を放明するための図である。

【四19】本発明に係る半導体各面の製造工程の存合工 反を政勢するための包であり、ポリイミド膜を指着剤と して風味させて半点はチップとリードフレームとを混合 する処理を説明するための区である。

云すのである。

【図21】本発明に任る半導体装置の製造工程の接換工 ほそ双男するための図であり、キャピラリを用いてワイ ヤの配線処理を行っている状態を示す区である。

【図22】本発明に係る半選体整備の製造工程の推設工 役を奴領するための図であり、電極パッドとリードとの 間にワイヤが配設された状態を示す図である。

【図23】本見明に係る半導体装置の製造工程の封止樹 **訴配蚊工程を説明するための図であり、半退体チップが 业型に装着された状態を放明するための図である。**

【図24】本発明に係る半導体装置の製造工程の封止層 **応配設工程を説明するための図であり、企製に封止制度** が充填された状態を説明するための回である。

【聞25】本発明に係る半導体装度の製造工程の封止機 脳配設工程を説明するための図であり、 別提封止された 半導体チップが企型から解型された状態を放明するため の感である。

【図26】本発明に低る半導体装量の製造工程のパンプ 形成工程を収明するための図であり、ホーニング処理を 実施している状態を示す図である。

【図27】本見明に係る半導体装置の収益工程のパンプ 形成工匠を説明するための図であり、外装メッキ処理を 夾矩している状態を示す図である。

【図 2 8 】本発明に係る半導体装度の製造工程のパンプ 形成工程を説明するための図であり、外級メッキ処理が 終了した状態を示す因である。

【図29】本発明に係る半導体装置の製造工程のパンプ 形成工程を放明するための図であり、パンプを形成した 伏鉢を示す図である.

【図30】本発明に係る半端体装置の製造工程のパンプ 30 9、9A~9 J 突起 形成工程を説明するための包であり、完成した半導体数 屋を示す図である。

【図31】本見明に係る半導体基度の試験工程を説明す るための包であり、ソケットを用いては数を行う方法を 示す図である。

【図32】本発明に係る半導体装置の試験工程を説明す るための区であり、ブローブを用いては数を行う方法を 示す値である。

【図33】半導体装置を英な基板に英名する実施工程を 説明するための因である。

【図34】突起の平面形状を異ならせた変形性を示す図 てある.

【図35】 突起の断面形状を長ならせた変形性を示す図

【図36】スタッドパンプにより交起を形成する構成を 表明するための②である。

【四37】 スタッドバンブにより芽屋を形成する構成の

【図39】 推環機成の変形的を示す区であり、電極パッ ドに直接リードを接接する方法を説明するための図であ

【図40】技統構成の変形病を示す図であり、電極パッ ドに直接リードが接続された状態を示す区である。

【図41】 住民核成の変形例を示す図であり、名極バッ ドにリードモスタッドパンプを介して推検する方法を決 男するための口である。

【図42】接続観点の変形例を示す図であり、電極パッ 10 ドにリードモスタッドパンプを介して技技した状態を示 す回である.

【図43】対止部段記憶工程の変形例を取明するための 回であり、全型に半導体チップが基常された状態を示す


【図44】対止器線配設工程の変形例を説明するための 図であり、金型に対止世界が充填された状態を示す図で ある.


【図45】 突起が封止出路より大きく突出した領成の半 導体装置を示す回である。


20 【符号の放明】


- 1.60 半氯体装置
- 2 単級体テップ
- 3 9-8
- 3 a インナーリード部
- 3 b アウターリード鋭
- 4 對止樹脂
- 5 パンプ
- 6 意復パッド
- 8 714
- - 10 英尔基板
 - 11.20 リードフレーム
 - 12 基料
 - 13.17 722
 - 21 第1の基材
 - 22 第2の基材
 - 23 リードパターン
- 2.4 英尼パターン 28 松果
- 10 29 キャピラリ
 - 30.50 全型
 - 3 1 上型
 - 32.51 下型
 - 33.52 キャピティ
 - 34 辛任福
 - 35 半巨類
 - 41 32280


4.8 灰熟指具


















•

[2245]



プロントページの技会

(72) 発明者 辛野 正

神奈川県川崎市中原区上小田中1015番

地 富士通株式会社内

(72) 発明者 庭択 哲也

神奈川県川崎市中原区上小田中1015番

地 富士道株式会社内

(72)発明者 脇 政樹

度児島県延摩部入来町制田 5 9 5 0 参送 株式会社九州省土通エレクトロニクス内

JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

[TITLE OF THE INVENTION]

SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF,

5 AND FABRICATION METHOD FOR LEAD FRAME

[CLAIMS]

10

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode page not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- The semiconductor device according to claim 1 or 2,
 wherein the semiconductor chip and the leads are bonded together
 by an adhesive comprised of a polyimide film.
- 4. The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads.
 - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

20

5

- E. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.
- 7. A method for fabricating a semiconductor device

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 25 9. The method according to claim 7 or 8, wherein the

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

10. A lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein

the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

- 10 Il. The lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
 - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

 process for a blank while using a mask arranged on the blank at the protrusion forming region; and

a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such

a fashion that the protrusion pattern is arranged at the

protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

25

15

5

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead

591561 vi

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

10

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be downsized has resulted in efforts to achieve an increased density
and increased mounting efficiency of semiconductor devices. It
is also expected to obtain an improvement in the reliability of
electronic appliances. In addition, there is demand for an
improvement in the reliability of semiconductor devices.
Furthermore, it is expected for semiconductor devices to achieve
a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

15 [DESCRIPTION OF THE PRIOR ART]

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

10

15

25

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above mentioned problems, and an object of the invention is to provide a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device, which are capable of achieving a standardization of outer electrode terminals to keep the reliability of a semiconductor chip used, a reduction in costs, and an improvement in the efficiency of production.

[MEANS FOR SOLVING THE SUBJECT MATTERS]

The above subject matters can be solved by the following 20 means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

10

15

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: 10 forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film 15 between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, 20 respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim 8 is characterized by the method

10

15

20

25

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

The invention of claim 11 is characterized by the lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2). The invention of claim 12 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising: a primary etching step for conducting a half-etching process for a blank while using a mask arranged on the blank at the protrusion forming region; and a secondary etching step for

10

15

20

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method for fabricating a lead frame according to claim 10 or 11 comprising the steps of: forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead pattern after completion of the lead pattern forming step.

The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

10

35

20

25

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

10

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

15

than the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal.

Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12, it is possible to form leads each integrally formed with a protrusion by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

25 Meanwhile, where leads provided with protrusions are

10

15

20

25

formed, the thickness of the blank is determined by the height of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

10

15

20

25

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the bonding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

Accordingly, a reduction in lead pitch is achieved because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion. Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to

\$\$1861 vi

form protrusions having an optional height. An improvement in

the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

[EMBODIMENTS]

Now, preferred embodiments of the present invention will be described in conjunction with the annexed drawings. Figs. 1 and 2 illustrate a semiconductor device 1 according to an embodiment of the present invention. Fig. 1 is a cross-sectional view of the semiconductor device 1 whereas Fig. 2 is a bottom view of the semiconductor device 1.

As shown in the figures, the semiconductor device 1 mainly includes a semiconductor chip 2, a plurality of leads 3, a resin encapsulate 4, and bumps 5. The semiconductor chip 2 is provided at the central portion of its lower surface with a plurality of electrode pads 6 arranged in a line. Each of the leads 3 has an inner lead portion 3a and an outer lead portion 3b. The leads 3 are bonded to the lower surface of the semiconductor chip 2 by means of a polyimide film 7.

The polyimide film 7 serves as an insulating member for electrically insulating the leads 3 from a circuit surface 2A formed on the lower surface of the semiconductor chip 2. The polyimide film 7 also serves as an adhesive for bonding the leads 3 to the semiconductor chip 2 as described hereinafter. Since the polyimide film 7 functions as both the insulating member and the adhesive, it is possible to simplify the

15

20

10

15

20

25

structure of the semiconductor device 1 which achieving an easy fabrication of the semiconductor device 1, as compared to the case in which the insulating member and the adhesive are separately provided.

Wires 8 are arranged between the inner leads 3a and the electrode pads 6 of the semiconductor chip 2, respectively. The semiconductor chip 2 is electrically connected with the leads 3 by the wires 6, respectively. A protrusion 9 is formed at a desired position of the outer lead portion 3b included in each lead 3 in such a fashion that it is integral with the outer lead portion 3b. In most cases, the leads 3 having the above mentioned structure are arranged on the lower surface of the semiconductor chip 2. This arrangement is called a "lead on chip (LOC)" structure. By virtue of this arrangement, the semiconductor device 1 can be miniaturized.

The resin encapsulate 4 is made of, for example, epoxy resin. This resin encapsulate 4 is formed in accordance with a molding process, as described hereinafter. The resin encapsulate 4 is disposed at the lower surface and side surfaces of the semiconductor chip 2 to have desired thicknesses, respectively. In the illustrated embodiment, the resin encapsulate 4 does not exist at the upper surface of the semiconductor chip 2, that is, a heat dissipation surface.

The resin encapsulate 4 is configured in such a fashion that its thickness (indicated by the arrows H) from the surface

10

15

20

25

of the semiconductor chip 2 formed with the electrone pads ℓ , that is, the lower surface of the resin encapsulate 4, is not more than the height (indicated by the arrows W; from the lower surface of the resin encapsulate 4 to the tip of the protrusion 9, but not less than the height (indicated by the arrows h) from the lower surface of the resin encapsulate 4 to the apex of a roof of the wire 8 (h \leq H \leq W). By virtue of this configuration, at least the tip 9a of each protrusion 9 is surely exposed from the resin encapsulate 4. In this case, the wires 8 and the leads 3, except for the exposed portions of the protrusions 9, are encapsulated by the resin encapsulate 4.

. ..

Since the semiconductor device 1 of this embodiment is configured in such a fashion that a desired portion of the semiconductor chip (that is, the portion except for the upper surface) is encapsulated by the resin encapsulate, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Also, an improvement in the reliability of the semiconductor device 1 is achieved because the resin encapsulate 4 surely protects the wires 8. In addition, it is possible to surely obtain an electrical connection to a circuit board 10 because at least the tip 5a of each protrusion 9 serving as an outer connection terminal is surely exposed from the resin encapsulate 4.

Now, a description will be made in conjunction with a plurality of leads 3 arranged on the lower surface of the

10

15

20

25

semiconductor chip 2 while referring to Fig. 2. For the convenience of description, the resin encapsulate 4 arranged on the lower surface of the semiconductor chip 2 is removed from Fig. 2. As shown in Fig. 2, the leads 3 are configured in such a fashion that the lead pitch of adjacent inner lead portions la (indicated by the arrows Pin) is less than the lead pitch of adjacent outer lead portions 3b (indicated by the arrows Pout). In detail, the lead pitch Pin of the inner lead portions 3a corresponds to about half the lead pitch Pout of the outer lead portions 3b (Pin = Pout/2). The lead pitch Pout of the outer lead portions 3b is substantially equal to the thickness W of each lead 3 at a region where the protrusion 9 is formed.

Since the lead pitch Pin of the inner lead portions 3a is small as compared to the lead pitch Pout of the outer lead portions 3b, the inner lead portions 3a can cope with a possible small pitch of the electrode pads 6 of the semiconductor chip 2 to which the inner lead portions 3a are electrically connected. On the other hand, since the lead pitch Pout of the outer lead portions 3b (protrusions 9) electrically connected to the circuit board 10 is large, it is possible to achieve an improvement in the mounting efficiency of the semiconductor device 1 on the circuit board 10.

Meanwhile, the semiconductor device 1 according to the illustrated embodiment has a configuration in which the electrical connection of the electrode pads 6 arranged on the

semiconductor chip 2 to the circuit board 10 is not achieved by the bumps 5 directly formed on the electrode pads 6, but achieved by the wires 8 arranged between the electrode pads 6 and the inner leads 3a. Accordingly, an electrical signal from each electrode pad 6 can be transferred to the outside of the semiconductor device 1 via the associated lead 3 and wire 6. This makes it possible to set the layout of the leads 3 irrespective of the layout of the electrode pads 6.

. ..

In the case of Fig. 2, electrical signals from the 10 electrode pads 6 centrally formed on the semiconductor chip 2 are outwardly transferred via the wires 8 and leads 3. Also, the protrusions 9, which serve as outer connecting terminals, are arranged at the peripheral portion of the semiconductor chip 2. Where the electrode pads 6 are formed at the peripheral 15 portion of the semiconductor chip 2, as shown in Fig. 3, it is possible to arrange the protrusions 9 serving as outer connecting terminals at a region inside the electrode pads 6 because electrical signals from the electrode pads 6 can be outwardly transferred via the wires 8 and leads 3. Furthermore, 20 the protrusions 9 serving as outer connecting terminals may be arranged at a region outside the semiconductor chip 2, as shown in Fig. 4.

Since electrical signals from the electrode pads 6 can be outwardly transferred using the leads and wires 8, an improvement in the matching ability of the semiconductor device

30

1 to the circuit board 10 is achieved. It is also possible to easily set the layout of the protrusions 9, which serve as outer connecting terminals, to be the layout of standard outer connecting terminals. Accordingly, a reduction in the burden to the user of the semiconductor device 1 is achieved.

Now, a method for fabricating the semiconductor device 1 having the above mentioned configuration will be described. The semiconductor device 1 according to the present invention is fabricated using four basic processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process, along with two additional processes, that is, a bump forming process and a testing process. The fabrication method will be described in conjunction with the above mentioned processes, respectively.

Figs. 5 to 9 illustrate a first embodiment associated with the lead forming process. This lead forming process is a process for forming a lead frame 11 which is a blank for forming the leads 3. For the formation of the lead frame 11, a flat blank 12 is first prepared, as shown in Fig. 5. The blank 12 may be a lead frame blank made of, for example, 42 ALLOY and having a thickness corresponding to the height W of the protrusions 9.

Thereafter, a mask 13 (indicated by small dots) is arranged on the blank 12, as shown in Fig. 6. The mask 13 covers a region (denoted by the reference numeral 14) to be

10

15

20

25

formed with the protrusions 9 and a region (denoted by the reference numeral 15) to be formed with cradles.

After the arrangement of the mask 13, a half-etching process (primary etching process) is conducted for the blank 11. In the illustrated embodiment, the half-etching process for the blank 12 is carried out in accordance with a wet etching method (of course, other etching methods, for example, a dry etching method, may be used). The etching time is set so that the thickness of an etched portion (the white portion in Fig. 6) corresponds to about half the thickness W of the blank 12 (W/2).

Fig. 7 shows a state in which the mask 13 is removed after completion of the half-etching process. In this state, the blank 12 maintains the thickness W only at its portion corresponding to the region 14 to be formed with protrusions 9 and its portion corresponding to the region 15 to be formed with cracles 15. The remaining portion of the blank 12 (denoted by the reference numeral 16) has a thickness corresponding to W/2 by virtue of the half-etching.

After completion of the half-etching process as mentioned above, the blank 12 is subjected to another etching process under the condition in which a mask 17 (indicated by small dots) is arranged to cover a region (denoted by the reference numeral . 18) to be formed with leads 3 along with the region 15 to be formed with cradles.

In accordance with the etching process (secondary etching

10

process), the portions of the blank 12 not covered with the mask 17 are removed. Thus, a lead frame 11 provided with a plurality of leads 3 having a structure as shown in Fig. 9 is obtained. If necessary, silver may be plated on a desired portion of the lead frame 11 (corresponding to the region formed with the leads 3).

The lead frame 11 formed as mentioned above has a structure in which each lead 3 has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In this structure, the protrusion 9 has a thickness corresponding to W whereas the inner lead portion 3a and the outer lead portion 3b except for its part corresponding to the region formed with the protrusion 9 have a thickness corresponding to W/2.

The relation between the lead pitch and the thickness of the blank 12 will now be described. The pitch of the leads 3 is determined by the thickness of the blank 12 upon forming the leads 3. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank 12. Accordingly, a reduced lead pitch can be obtained when the blank 12 has a reduced thickness.

Meanwhile, where leads 3 provided with protrusions 9 are formed, the thickness of the blank 12 is determined by the height of the protrusions 9. It is impossible to form leads having a small pitch by simply etching the blank 12 having a

10

thickness equal to the height of the protrusions 9. In accordance with the present invention, however, it is possible to form leads 3 having a small pitch (the lead pitch Fin in Fig. 11a), even when the leads 3 have a structure provided with protrusions 9, by conducting a primary etching process for the blank 12 in accordance with a half-etching method in such a fashion that the blank 12 has a reduced thickness (a thickness corresponding to about W/2) at its portion except for the region 14 to be formed with the protrusions 9, and then conducting a secondary etching process for the thickness-reduced portion of the blank 12 to form the leads 3. For the same reason, the pitch Pout of the protrusions 9 (outer lead portions 3b) can be reduced to a pitch substantially equal to the thickness W of the blank 12.

15 For instance, where a typical lead frame blank having a thickness of 0.10 mm is used, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.10 mm (Pout = 0.10 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.05 mm (Pin = 0.05 mm). In the case of a typical lead frame blank having a thickness of 0.15 mm, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.15 mm (Pout = 0.15 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.075 mm (Pin = 0.075 mm). Where a typical lead frame blank having a thickness

15

20

25

of 0.20 mm is used, it is possible to obtain a minimum pitch.

Pout of the outer lead portions 3b and protrusions 9

corresponding to 0.20 mm (Pout = 0.20 mm) and a minimum pitch.

Pin of the inner lead portions 3a corresponding to 0.11 mm .Fin = 0.10 mm).

. ..

On the other hand, the position of each protrusion 9 is determined by the position of the mask 13 shown in Fig. 6. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the mask 13. For this reason, the positions of the protrusions 9 serving as outer connecting terminals can be set within a certain degree of freedom in accordance with a lead forming method included in the illustrated embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

Next, a second embodiment associated with the lead forming process will be described. Figs. 10 to 15 illustrate the second embodiment associated with the lead forming process. For the formation of a lead frame 20 in this embodiment, a first blank 21 shown in Fig. 10 and a second blank 22 shown in Fig. 11 are first prepared.

The thicknesses of the blanks 21 and 22 are determined so that the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9. In this embodiment, the thicknesses of the blanks 21 and 22

30

15

20

25

are set to be W/2, respectively. The blanks 21 and 22 have different thicknesses, respectively, in so far as the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9.

frame material such as 42 ALLOY. This first blank 21 has a structure formed with a lead pattern 23 having the same pattern shape as that of the leads 3 when viewed in a plan view. This structure of the first blank 21 is obtained by previously conducting an etching process or a press-punching process for the first blank 21. However, the lead pattern 23 of the first blank 21 has no protrusion in accordance with this lead forming process, as different from the lead forming process in which the protrusions 9 are formed. Accordingly, the lead pattern 23 has a thickness of W/2 at the entire portion thereof. In Fig. 10, the reference numeral 25 denotes a position determining slot which is formed during the formation of the lead pattern 23.

On the other hand, the second blank 22 shown in Fig. 11 is made of a lead frame material such as 42 ALLOY. This second blank 22 has a structure formed with a protrusion pattern 24. This structure of the second blank 22 is obtained by conducting an etching process or a press-punching process for the second blank 22. The protrusion pattern 24 has a straight line pattern shape. In the protrusion pattern 24, regions to be formed with a certain number of protrusions 9 are arranged in parallel while

10

15

20

25

being laterally spaced from one another. In Fig. 11, the reference numeral 26 denotes a position determining slot which is formed during the formation of the protrusion pattern 24.

The first and second blanks 21 and 22 having the above mentioned structures are then overlapped with each other by vertically aligning the position determining slots 25 and 26 with each other. In the overlapping state, the first and second blanks 21 and 22 are bonded together. The bonding of the first and second blanks 21 and 22 may be achieved using a conductive adhesive or a welding process. Fig. 12 shows the bonded state of the first and second blanks 21 and 22.

In the bonded state of the first and second blanks 21 and 22, the protrusion pattern 24 of the second blank 22 overlaps with protrusion forming regions on the lead pattern 23 of the first blank 22.

Fig. 13 is a plan view illustrating, in a enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. Also, Fig. 14 is a cross-sectional view illustrating, in an enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. As shown in Figs. 13 and 14, the lead pattern 23 having a thickness of W/2 corresponding to half the total thickness of the blanks overlaps, in a cross fashion, with the protrusion pattern 24 having a thickness of W/2 corresponding to half the total thickness of the blanks. Accordingly, the regions to be formed

with the protrusions 9 have a thickness W corresponding to the total blank thickness. Accordingly, this thickness W is rendered to be the height of each protrusion 9 (Fig. 14).

After completion of the bonding process for the first and second blanks 21 and 22, the resulting structure is partially removed at its portion except for the portion where the lead pattern 23 and protrusion pattern 24 cross, using a pressing process or the like, thereby forming a lead frame 20 having leads 3 integrally formed with protrusions 9, as shown in Fig. 15.

Similarly to the lead frame 11 fabricated in accordance with the first embodiment, each lead 3 of the lead frame 20 fabricated in accordance with this embodiment has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In accordance with this embodiment, the lead pattern 23 can be formed to have a small pitch because the first blank 21 has a thickness corresponding to W/2. This will be apparent by referring to the above mentioned relation between the lead pitch and the blank thickness.

Meanwhile, the position of each protrusion 9 is determined by the position of the protrusion pattern 24 formed at the second blank 22. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the protrusion pattern 24. For this reason, the positions of the protrusions 9 serving as outer

10

15

20

25

connecting terminals can be set within a certain degree of freedom in accordance with the lead forming method included in this embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

After the lead frame 11 or 20 (in the following description, only the lead frame 11 will be referred) is fabricated in accordance with the above mentioned lead forming process, a bonding process for bonding the lead frame 11 and semiconductor chip 2 together is conducted. Now, the bonding process will be described in conjunction with Figs. 16 to 20.

In this bonding process, gold is plated on the inner lead portions 3a of the lead frame 11 at regions where wires 8 are to be bonded in a subsequent connecting process, thereby forming bonding areas 27, as shown in Fig. 16.

Also, a polyimide film 7 is arranged on the surface of the semiconductor chip 2 formed with the electrode pads 6 in such a fashion that only the electrode pads 6 are exposed. The polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300 °C. In the state of Fig. 17, the polyimide film 7 is simply in a state laid on the semiconductor chip 2. In order to prevent the polyimide film 7 from being separated from the semiconductor chip 2, accordingly, the semiconductor chip 2 is arranged in such a fashion that its surface formed with the electrode pads 6 is upwardly positioned.

10

15

20

25

In other words, the semiconductor chip 2 is in a bare chip state not encapsulated by resin. The polyimide film 7 may be previously formed on the semiconductor chip 2 during a wafer process for forming the semiconductor chip 2.

Subsequently, the lead frame 11 shown in Fig. 16 is laid on the semiconductor chip 2 on which the polyimide film 7 is laid. The leads 3 (inner lead portions 3a) formed on the lead frame 11 face, in a high accuracy, the electrode pads 6 formed on the semiconductor chip 2. Thus, the position of the lead frame 11 is determined.

After the lead frame 11 is laid in position on the semiconductor chip 2, as mentioned above, a die 28 is lowered to press the lead frame 11 against the semiconductor chip 2, as shown in Fig. 19. The die 28 is equipped with a heating unit. Heat generated from the die 28 is applied to the polyimide film 7 via the lead frame 11.

The polyimide film 7 typically serves as an insulating member for electrically insulating the semiconductor chip 2 and lead frame 11 from each other, as in conventional cases.

However, the inventors found the fact that the polyimide film 7 can serve as an adhesive when it is under a certain condition.

In detail, where the polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300°C, it can serve as an adhesive when it is heated to a temperature higher than the glass transition point by 100 to 200°C while being

10

applied with a pressure of 1 to 10 Kgf/cm².

In view of the above mentioned fact, the polyimide film T is heated to a temperature higher than the glass transition point by 100 to 200°C by the heater equipped in the die 18 upon bonding the semiconductor chip 2 and lead frame 11 to each other while being applied with a pressure of 1 to 10 Kgf/cmi by the die 28 in accordance with the present invention. Accordingly, the polyimide film 7 can serve as an adhesive. Thus, it is possible to bond the semiconductor chip 2 and lead frame 11 to each other by means of the polyimide film 7.

In accordance with the above mentioned configuration, it is unnecessary to use a separate adhesive for bonding the semiconductor chip 2 and lead frame 11 to each other, as compared to conventional cases using a polyimide film.

- Accordingly, it is possible to achieve a reduction in costs and a reduction in the number of processing steps used in the fabrication of the semiconductor device 1. Fig. 20 illustrates a state in which the semiconductor chip 2 and lead frame 11 are bonded to each other by the polyimide film 7.
- Although the bonding between the semiconductor chip 2 and lead frame 11 is achieved in accordance with the bonding method using the polyimide film 7, it may be achieved using other methods. For example, the bonding between the semiconductor chip 2 and lead frame 11 may be achieved using a method in which an adhesive is applied to both surfaces of the polyimide film

10

15

20

25

19116: v:

interposed between the semiconductor chip 2 and lead frame 11, as in conventional cases. Where this method is used, it is unnecessary to carry out a temperature control and a pressure control for the polyimide film. Accordingly, the bonding process is simply achieved.

After the semiconductor chip 2 and lead frame 11 are bonded to each other in accordance with the bonding process, a connecting process is carried out to electrically connect the leads 3 formed on the lead frame 11 to the electrode pads 6 formed on the semiconductor chip 2 by means of wires 8, respectively.

Fig. 21 illustrates a process for mounting each wire (for example, a gold wire) 8 between the bonding pad 27 (Fig. 16) formed on an associated one of the leads 3 and an associated one of the electrode pads 6 using capillaries 29. As well known, it is desirable for each wire 8 to be short in terms of an improvement in the electrical characteristics of the semiconductor device 1. On the other hand, in terms of a miniaturization and thinness of the semiconductor device 1, it is desirable for each wire 8 to have a low roof.

For this reason, it is preferred that a low-roof bonding process be used in mounting the wires 8. For such a low-roof bonding process, a variety of methods are known. For example, a method may be used in which each wire 8 is bonded at one end thereof to an associated one of the electrode pad 6 formed on

10

the semiconductor chip 2 and then bonded at the other end thereof to an associated one of the leads 3 by upwardly moving the capillary 29 associated with the other end of the wire 8, and then horizontally moving the capillary 29. A method called a "reverse stamping method" may also be used.

Since the leads 3 and electrode pads 6 are electrically connected together in accordance with the wire bonding process, it is possible to achieve the connecting process in an easy fashion and in a high accuracy. The shaping and connection of each wire 8 between the associated lead 3 and electrode pad 6 can be carried out within a certain degree of freedom. Fig. 22 illustrates the state of each wire 8 mounted between the associated lead 3 and electrode pad 6 after the connecting process is conducted.

After the leads and electrode pads 6 are electrically connected together in accordance with the connecting process, a resin encapsulating process is carried out to form a resin encapsulate 4 at a desired portion of the semiconductor chip 2. This resin encapsulating process will now be described in conjunction with Figs. 23 to 25.

Fig. 23 illustrates a state in which the semiconductor chip 2 mounted with the lead frame [1] and wires 8 is loaded in a mold 30. The mold 30 includes an upper mold 31 and a lower mold 32. The lead frame 11 is clamped between the upper and lower molds 31 and 32. Thus, the semiconductor chip 2 is mounted in

the mold 30.

5

10

15

20

25

The upper mold 31 is configured to come into contact with the protrusions 9 and the cradles 33 of the lead frame 11 in a loaded state of the semiconductor chip 2. Since the protrusions 9 have the same height as the cradles 33, the upper mold 31 maintains a flat plate shape. The lower mold 32 has a cavity defined with a space at each side of the semiconductor chip 2 loaded in the lower mold 32. The lower surface of the semiconductor chip 2 is in contact with the lower surface of the cavity 33.

Since the upper mold 31 used in the resin encapsulating process has a flat plate shape, and the cavity 33 defined in the lower mold 32 has a simple structure, it is possible to reduce the costs taken in the manufacture of the mold 30. Accordingly, a reduction in the costs taken in the fabrication of the semiconductor device 1 can be achieved.

Fig. 24 illustrates a state in which a resin encapsulate 4 (indicated by a number of small dots) is molded in the mold 30. As the resin encapsulate 4 is molded in the mold 30, the peripheral surface of the semiconductor chip 2 except for its upper surface (viewed as a lower surface in Figs. 23 to 25) contacting the lower mold 32 is encapsulated by the resin encapsulate 4. The leads 3 and wires 8 mounted to the lower surface of the semiconductor chip 2 are also encapsulated by the resin encapsulate 4. Also, each protrusion 9 except for its

10

portion contacting the upper mold 31 is encapsulated by the resin encapsulate 4.

Fig. 25 illustrates a state in which the semiconductor chip 2 encapsulated by the resin encapsulate 4 is unloaded from the mold 30. As shown in this figure, the upper surface Ia of the semiconductor chip 2 is exposed from the resin encapsulate 4. Accordingly, it is possible to effectively dissipate heat generated from the semiconductor chip 2 at the exposed upper surface 2a. The end 9a of each protrusion 9 is also outwardly exposed from the resin encapsulate 4. Accordingly, the end 9a can be used as an outer connecting terminal.

A semiconductor device is obtained by cutting the lead frame 11 from the structure shown in Fig. 25 along portions indicated by a dotted line in Fig. 25. Although this 15 semiconductor device can achieve the same effect as the semiconductor device shown in Fig. 1, 11 exhibits a degradation in the mounting efficiency thereof to the circuit board 10 because the end 9a of each protrusion 9 serving as an outer connecting terminal is substantially flush with the surface of 20 the resin encapsulate 4, as shown in Fig. 25. To this end, in accordance with the illustrated embodiment, a bump forming process for forming a bump 5 on the end 9a is conducted after completion of the resin encapsulating process. Hereinafter, the bump forming process will be described in conjunction with Figs. 25 26 to 30.

10

15

20

25

In the bump forming process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is subjected to a honing process at the entire surface thereof, as shown in Fig. 26. By this honing process, a resin layer existing on the end %a of each protrusion 9 is completely removed, there causing the end %a to be completely exposed. After completion of the honing process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is immersed in a solder bath 34, thereby causing the end %a of each protrusion 9 to be plated by solder. The plated solder film is denoted by the reference numeral 35. The solder used in the solder plating process may be one having a composition of Pb : Sn = 1 : 9. Fig. 28 shows a state in which a solder film 35 is formed on the end %a of each protrusion % in accordance with the solder plating process.

After completion of the above mentioned solder plating process, a bump 5 is formed on the end 9a of each protrusion 9 formed with the solder film 35. The formation of the bump 5 may be carried out using various methods. For example, a conventional bump forming method capable of effectively and easily forming bumps 5 may be used. Fig. 29 shows a state in which bumps 5 are formed on the ends 9a of the protrusions 9, respectively.

After the formation of the bump 5 on the end 9a of each protrusion 9, a process for cutting the lead frame 11 at positions indicated dotted lines in Fig. 29 is carried out.

After the cutting process is completed, a semiconductor device I shown in Fig. 30 is obtained. Prior to the process for cutting the lead frame 11, the portions of the lead frame 11 to be duting may be subjected to a half-etching process in order to allow the cutting process to be more easily conducted.

A testing process is then conducted for the semiconductor device 1 fabricated as mentioned above, in order to determine whether or not the fabricated semiconductor device 1 operates normally. Figs. 31 to 33 illustrate different testing methods for the semiconductor device 1, respectively. The testing method shown in fig. 31 uses a socket 36 having a configuration for mounting the bumps 5. In accordance with this testing method, a test such as a burning test is conducted in a state the semiconductor device 1 is mounted on the socket 36.

The testing method shown in Fig. 32 is a method for testing the semiconductor device 1 using probes 37. The semiconductor device 1 has a structure in which the end of each lead 3 is exposed from the side surface of the resin encapsulate 4. In view of this structure of the semiconductor device 1, the testing method is adapted to test the semiconductor device 1 using the probes 37 contacting the leads 3 exposed from the resin encapsulate 4. In accordance with this testing method, it is possible to conduct the testing process even after the semiconductor device 1 is mounted on the circuit board 10.

25 Fig. 33 illustrates a mounting process for mounting the

10

15

20

semiconductor device 1 on the circuit board 10. The process for mounting the semiconductor device 1 on the circuit board 10 can be achieved using a variety of well-known methods. For instance, an infrared reflow method may be used. In accordance with whis infrared reflow method, each pump 5 formed on the semiconductor device 1 is temporarily fixed to an associated one of electrode portions 38 formed on the circuit board 10 suing a paste. The bump 5 is then melted by an infrared reflow furnace arranged over the semiconductor device 1, thereby causing it to be bonded to the associated electrode portion 38.

Now, examples modified from the above mentioned semiconductor device fabrication method will be described. Figs. 34 to 37 illustrate modified structures of the protrusions 9, respectively. Figs. 34A and 34B illustrate a protrusion 9A having a circular column shape, respectively. Also, Fig. 34C illustrates a protrusion 9B having a square column shape. That is, the protrusion may have various planar shape, as in the protrusions 9, 9A, and 9B. The protrusion can have an optional shape in accordance with the bonding characteristics of the bump 5 and the shape of the electrode portion 3B formed on the circuit board 10. For example, the protrusion 9, 9A or 9B is formed using an etching method, it can have a desired planar shape by appropriately selecting the shape of the mask 13 arranged at the protrusion forming region 14 shown in Fig. 6.

25 The protrusion may also have a structure provided with a

: 0

: 5

round recess at the upper surface thereof, as in the protrusion 9C shown in Fig. 35(A). Also, the protrusion may have a structure provided with a lump at a central portion of the upper surface thereof, as in the protrusion 9D shown in Fig. 35B. The protrusion may also have a structure provided with a rectangular recess at a central portion of the upper surface thereof, as in the protrusion 9E shown in Fig. 35C. In all the protrusions 9C to 9E, it is possible to obtain an increased protrusion surface area resulting in an improvement in the bondability to the bump 5. Furthermore, the protrusions 9C to 9E are adapted to be fixed to the lead 3 at a desired protrusion forming region.

Referring to Fig. 35D, a protrusion SF is illustrated which is formed in accordance with a direct plastic deformation of the lead 3 by a pressing process. In this case, the protrusion SF can be easily formed using a desired process such as a pressing process. However, this method has a problem in that the protrusion SF cannot have a height more than a limitation for the plastic deformation.

Referring to Fig. 36, a protrusion 9G is illustrated

which is formed by forming a stud bump at a desired protrusion forming region in accordance with a wire bonding technique.

Fig. 36A illustrates a method for forming the protrusion 9G whereas Fig. 36B illustrates, in an enlarged scale, the protrusion 9G.

Where the protrusion 9G is formed to have a stud bump

shape in accordance with a wire bonding technique, it is possible for the protrusion 9G to be formed at an optional position. The protrusion 9G serving as an outer connecting terminal can also be easily formed at a desired position. The formation of the protrusion 9G can be achieved simultaneously with the mounting of the wires 9 conducted in the connecting process included in the semiconductor device fabrication process. Thus, the entire fabrication process is simplified.

The height of the protrusion 9G can be optionally set by vertically overlapping a plurality of stud bumps together.

Referring to Fig. 37A, a protrusion 9H is illustrated which is formed by vertically overlapping three stud bumps together. In this case, the protrusion 9H has an increased height, as compared to the protrusion 9G of Fig. 36B constituted by one stud bump.

Another method for increasing the height of the protrusion is illustrated in Fig. 37B. In accordance with the method of Fig. 37B, a conductive member 41 having a plug shape is fixed to the lead 3 by means of a conductive adhesive. A stud bump 42 is then formed on the conductive member 41, as shown in Fig. 37C, so that the overlapping conductive member 41 and stud bump 42 cooperate to form a protrusion 91. In this case, the height of the protrusion 91 is determined by the height of the conductive member 41. Accordingly, the height of the protrusion 91 can be optionally set by using a plug-shaped

conductive member having a diverse size for the plug-snaped conductive member 41.

fig. 36 illustrates a modified bonding process. Although the semiconductor chip 2 and lead frame 11 are bonded together using the polyimide film 7 serving as an adhesive under a certain condition in accordance with the above mentioned embodiment, as shown in Figs. 16 to 20, they may be bonded together using a tape-shaped adhesive 45 in place of the polyimide film 7.

The tape-shaped adhesive 45 may be formed not only at the upper surface of the semiconductor chip 2, but also at the lower surface of the lead frame 11, as shown in Fig. 38.

Alternatively, the tape-shaped adhesive 45 may be formed only at the lower surface of the lead frame. Furthermore, the distribution range of the tape-shaped adhesive 45 may be freely set in so far as it is within a range indicated by the arrow X in Fig. 38, except for the region where the electrode pads 6 are formed. In addition, it is necessary for the tape-shaped adhesive 45 to be an insulating adhesive because the semiconductor chip 2 and lead frame 11 should be electrically insulated from each other.

Figs. 39 to 42 illustrate modified embodiments of the connecting process, respectively. Although the wires 8 are used for the connection between the electrode pads 6 and the leads 3 in accordance with the above mentioned embodiment, as shown in

15

20

Figs. 21 and 22, a direct lead bonding method is used to directly bond the electrode pads and leads 3 together in accordance with the modified embodiments of Figs. 39 to 42.

In the embodiment of Figs. 39 and 40, each lead 3 is directly bonded to an associated one of the electrode pack (using a bonding tool 46 connected to, for example, an ultrasonic vibrator. In this configuration, however, the electrode pad 6 may be damaged by the bonding tool 46 vibrating at an ultrasonic frequency. In the embodiment of Figs. 41 and 42, a stud bump 47 is mounted on each electrode pad 6. The stud bump 47 is then melted by a heating unit 48 in a state in which it comes into contact with the lead 3, thereby causing the electrode pad 6 to be connected to the lead 3. In accordance with this connecting method, there is no damage to the electrode pad 6. An improvement in the reliability of the connecting process is also achieved.

In accordance with the connecting processes of Figs. 39 to 42, it is possible to achieve a reduction in electrical resistance, as compared to a configuration in which the connection between the electrode pads 6 and the leads 3 is provided by the wires 8. Accordingly, an improvement in the electrical characteristics of the semiconductor device 1 is achieved. The semiconductor device 1 also cope with a high-speed semiconductor chip.

Figs. 43 and 44 illustrated a modified embodiment of the

10

15

20

resin encapsulating process. In the above mentioned embodiment, the bottom surface of the cavity defined in the lower mold 32 included in the mold 30 is in direct contact with the upper surface 2a of the semiconductor chip 2. The upper surface Ia of the semiconductor chip 2 is not encapsulated by the resin encapsulate 4 so that it serves as a surface for improving the heat dissipation characteristics.

. ..

Under strict environment, for example, high-temperature environment, the semiconductor device 1 may require a temperature resistance rather than the heat dissipation characteristics. In such a case, it is necessary to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4. Referring to Figs. 43 and 44, a mold 50 is illustrated which is configured to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4.

In detail, a cavity 52 defined in a lower mold 51 is spaced apart from the peripheral surface of the semiconductor chip 2 at its side surface, as shown in Fig. 43. Accordingly, when the resin encapsulate 4 is molded in the mold, the semiconductor chip 2 is completely encapsulated by the resin encapsulate 4, as shown in Fig. 44. The formation region of the resin encapsulate 4 encapsulating the semiconductor chip 2 can be optionally set by appropriately varying the shape of the cavity 33 or 52 of the mold 30 or 50.

Where the upper mold 31 has a recess for mounting the

protrusion 9 formed on each lead 3 therein, it is possible to obtain a semiconductor device 60 in which the protrusion 9 is greatly protruded from the resin encapsulate 4, as shown in Fig. 45. The semiconductor device 60 shown in Fig. 45 exhibits an improved mounting efficiency to the circuit board 10 because the protrusion 9 is greatly protruded from the resin encapsulate 4. Also, it is unnecessary to form the bumps 5, as in the above mentioned embodiments. Accordingly, it is possible to simplify the fabrication process for the semiconductor device 60.

10

15

20

25

[EFFECTS OF THE INVENTION]

As apparent from the above description, various effects are obtained in accordance with the present invention.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor thip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive. Accordingly, it is possible to simplify the structure of the semiconductor device which achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

10 In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are bonded together by maintaining the polyimide film at a certain

15

20

10

15

20

temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor onip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim B, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range. In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process.

In accordance with the invention of claim 10 and 11, the lead pitch of the outer lead portions is less than the lead

10

pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12 and 13, it is possible to easily form leads of a small pitch integrally formed with protrusions. In accordance with the invention of claim 14, the lead pattern forming process and the protrusion forming process are conducted in a separate fashion.

Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.